我擔任特殊應用積體電路 (ASIC) 設計師近三十年。在這段時間裡，我經歷了完整的學術生涯，從研究生一路晉升到正教授；後來，在一次不成功的創業嘗試後，我轉戰業界。2019 年，當我轉入私人企業時，我開始專注於電子產業一個至關重要的領域：矽智財 (silicon intellectual property)。

現今最先進晶片中，高達八成的實體面積被非為特定產品設計、甚至非由面向消費者的公司所設計的區塊佔據。相反地，晶片製造商大量仰賴 Arm、Cadence、Rambus、Synopsys 以及我所服務的 Silicon Creations 等公司提供的既有矽智財。

在我的職涯中，我曾為截然不同的目的設計晶片，包括支持我學術實驗室的研究計畫，以及擴展我公司的 IP 組合。當我加入 Silicon Creations 時，我完全不了解業界在 IC 設計上的不同做法，並面臨了巨大的學習曲線。起初，我感覺我二十年的學術研究和訓練，大部分都無法直接應用於這個職位。

我必須學習新技能並採納新的思維模式。如今，隨著汽車產業、AI 應用等領域對專用晶片的需求，ASIC 的需求正迅速增長。根據一項市場預估，ASIC 市場預計將從 234 億美元成長到 2033 年的 388 億美元，而整個半導體產業預計在 2030 年達到 1 兆美元的規模。

業界需要更多的晶片設計師——但如果你像我一樣來自學術背景，有些事情是你需要了解的。目標差異導致策略不同。業界與學術界的差異始於目的的分歧。在學術界，我的主要目標是創造新知識：提出新穎的電路技術、驗證非傳統架構，或探索特定領域的性能極限。一個成功的晶片是能證明某個概念可行的晶片。

但在業界，僅僅證明某件事可行是遠遠不夠的。目標是確保它能可靠、重複地大規模運作。成功的衡量標準不是新穎性，而是晶片是否符合規格、在生產中達到預期良率，並支援按時交付的具競爭力產品。這導致了風險承受度上的巨大差異。學術設計通常會刻意進入未經證實的領域，即使部分成功也能產生寶貴的見解。

然而，在業界，我們系統性地將風險降至最低。失敗的成本使得首次投片成功成為核心要求——尤其是在先進製程節點，僅用於將電路設計轉移到矽晶圓上的光罩就可能花費數千萬美元。因此，業界的設計流程圍繞著透過保守的裕度、廣泛的驗證以及仔細重複使用經證實的解決方案來消除不確定性。

「學術界探索設計空間，探究可能性；而業界則利用它，確定大規模實施的可行性。」這種範式自 1970 年代特殊應用晶片設計確立以來便已存在。然而，自 2010 年代中期，當業界廣泛採用 FinFET 技術（一種使用垂直矽鰭片的三維架構）以來，學術界與業界之間的鴻溝已然擴大。

隨著小晶片 (chiplets) 的出現，系統設計也變得越來越模組化。這從根本上改變了 ASIC 開發的經濟效益和複雜性，設計成本幾乎增加了一個數量級。像 Taiwan Semiconductor Manufacturing Co. (TSMC) 的大學 FinFET 計畫和新的政府資助晶片設計中心等倡議，現在讓一些資源充足的大學能夠設計更先進的架構，但這項技術對許多學術界人士來說仍然遙不可及。

學術界與業界分歧的實際意義。考慮一家開發 ASIC 的新創公司。其工程團隊可能在特定演算法、感測器介面或系統架構方面擁有深厚專業知識，這些是其競爭優勢的決定性特徵。但它不太可能在每個支援功能上都擁有世界級的專業知識。在內部開發每個這些區塊將需要大量的時間、資金和專業人才。

這樣做可能會延遲上市時間，超出新創公司的生存能力。即使是大型半導體公司也面臨類似的限制。先進製程節點的開發需要高度專注。當差異化體現在系統層級時，例如推論晶片加速神經網路運算的能力，分配一個團隊來重新設計一個已在其他地方實現的標準介面區塊可能難以證明其合理性。

將新晶片從概念推向市場所需的時間和風險緩解，而非自給自足，主導了大多數關於內部開發與外包的決策。先進 IC 製造的經濟效益強化了這一現實。當領先晶片的開發成本達到數億美元時，將風險降至最低成為核心設計要務。在此背景下，矽智財應運而生，成為一個實用的解決方案。

就像軟體開發人員依賴現有函式庫而非從頭編寫每個功能一樣，ASIC 設計師從高度專業化的 IP 供應商那裡授權預先設計、預先驗證的矽區塊——例如處理器核心、記憶體介面和安全引擎。這些區塊隨後可以整合到更大、日益複雜的系統中。設計範圍、驗證與時間範疇。

透過使用矽智財，業界能夠擴大其設計範圍。學術界的工作傾向於專注於區塊層級的創新：例如新的類比數位轉換器架構或超低雜訊放大器。這些設計通常會抽象化許多將晶片推向市場的複雜性，例如封裝限制、長期可靠性和製造良率。在業界，重點轉向系統層級整合。現代系統單晶片 (SoC) 整合了數十甚至數百個功能區塊。

管理訊號完整性、時序、韌體互動以及系統層級驗證變得與任何單一區塊的設計同樣關鍵。驗證理念也截然不同。在學術界，驗證的目標是證明概念在標稱條件下可行，這可能不總是反映其在實際應用中的表現。即使多專案晶圓中只有一小部分製造出的晶片能正常運作，只要它驗證了基本思想，該設計仍可能被視為成功。

例如，在我的學術實驗室，我們過去會從 TSMC 的原型製作服務收到 40 個晶片，並開始以五個為一批進行測試。如果前五到十個晶片證明功能正常，我們就已經收集了足夠多的數據用於發表論文。如果其中一些失敗了，我們在發表結果時也無需提及。在業界，驗證是詳盡、關鍵的，並且經常主導開發時程。

故障以百萬分之幾來衡量，即使是罕見的異常也會被仔細分析和記錄，以找出根本原因並防止再次發生。當我開始在 Silicon Creations 工作時，我對設計所面臨的細節和審查程度感到驚訝。時間範疇和經濟限制的差異強化了這些對比。學術專案的時程靈活，與研究和資金週期保持一致。

如果我錯過了截止日期，我只需等待下一個週期。業界專案則由固定的產品時程和市場窗口驅動，經常瞄準昂貴的領先製程節點以實現具競爭力的性能、功耗和面積效率。錯過截止日期可能會使整個設計的價值歸零，並可能對整個供應鏈產生重大的財務影響。本質上，學術界探索設計空間，探究可能性；而業界則利用它，確定大規模實施的可行性。

兩者都不可或缺，但它們在根本上對成功的定義不同。隨著 ASIC 複雜性持續增長，理解這兩種觀點對於引導新一代工程師應對不斷變化的半導體產業格局至關重要。本文刊載於 2026 年 6 月的印刷版。