現代晶片設計的複雜性持續增長，工程團隊致力於開發日益精密的 CPU、GPU 和 AI 系統。為應對這項挑戰，NVIDIA 正與業界領導者 Cadence 和 Synopsys 合作，針對 NVIDIA Vera CPU 優化關鍵的電子設計自動化（EDA）應用程式。
NVIDIA 目前正將 Vera 部署到用於開發其次世代 CPU 和 GPU 的 EDA 工作流程中，展現高效能 CPU 架構如何加速業界最嚴苛的工程工作負載。
這關係到晶片生產的速度。反過來，這也影響著受益於 EDA 工作負載提升的產業技術發展節奏，進而推動整體開發動能。
模擬、驗證和實作技術在半導體開發中扮演核心角色。在晶片進入製造階段之前，工程師會花費數年時間，透過數千次的迭代來驗證行為、找出邊緣案例並完善設計。
雖然 GPU 和 AI 已加速晶片設計的許多層面，但一些關鍵的 EDA 工作負載仍高度依賴 CPU 效能。邏輯模擬、形式驗證和部分數位實作通常需要快速的單一核心、高效的記憶體系統和強大的整體吞吐量。
這使得 CPU 架構成為決定工程團隊能多快驗證設計、探索替代方案並推動產品進入流片（tapeout）的重要因素。
NVIDIA 的初步測試涵蓋了數個領先的 EDA 應用程式。結果突顯了 Vera 在加速現代晶片設計中兩個運算密集型階段的能力。在選定的生產級工作流程上的早期測試顯示出令人鼓舞的成果。
Cadence Jasper 是一個形式驗證平台，它利用智慧證明技術和機器學習來在設計週期的早期發現並修復錯誤，提升驗證生產力。
Synopsys VCS 是一種高效能的功能驗證解決方案，用於在製造前模擬和驗證複雜的晶片設計，在測試中使用了相同數量的核心。
這兩款應用程式在選定的工作負載上都顯示出高達 1.5 倍的效能提升。
除了基準測試結果，NVIDIA 正與這兩家公司密切合作，進行應用程式分析、軟體優化和系統級調校，旨在隨著時間推移，提升更廣泛工作流程的工程生產力。
NVIDIA 正在將 Vera 部署到用於創建未來 NVIDIA 處理器的所有 EDA 工作流程中。
Vera 結合了 88 個客製化的 NVIDIA Olympus CPU 核心、高效的 LPDDR5X 記憶體子系統，以及第二代 NVIDIA 可擴展一致性架構（Scalable Coherent Fabric），旨在為嚴苛的工程應用程式提供強大的單核心效能、高記憶體頻寬和一致的低延遲。
這些能力對於混合了延遲敏感型任務和大規模回歸測試的運算叢集工作負載尤其重要。更快的執行速度可以縮短單次驗證運行時間，而更高的吞吐量則使工程師能夠在相同的開發週期內評估更多設計替代方案並完成更多驗證。
從 RTL 到晶片：在定義處理器的架構和微架構之後，工程師會在暫存器傳輸層級（RTL）描述其大部分行為。隨後，多種驗證和實作技術協同合作，將該設計轉化為可製造的晶片。
這些工作流程涵蓋了邏輯模擬、形式驗證、回歸測試和數位實作，幫助工程師驗證功能、找出邊緣案例並將設計轉化為可製造的晶片。
由於這些階段是相互關聯的，驗證吞吐量的提升可以幫助組織更早地發現問題，並減少下游昂貴的設計迭代。
用 NVIDIA CPU 打造未來的 NVIDIA 晶片：NVIDIA 在自家工程工作流程中部署 Vera，反映了一項更廣泛的策略：利用最適合任務的運算架構來加速每個工作負載。
在 EDA 領域，GPU 和 AI 持續加速許多演算法，而高效能 CPU 對於關鍵的模擬、驗證和實作工作負載仍至關重要。兩者結合，有助於提升整體設計週期的效能。
展望未來，NVIDIA 計劃在 Vera 的基礎上，推出搭載 NVIDIA Rigel 核心的次世代 Rosa CPU，並持續優化其 CPU 藍圖上的領先 EDA 應用程式。
透過使用 NVIDIA CPU 來設計未來的 NVIDIA CPU 和 GPU，該公司正在晶片設計、軟體優化和系統工程之間建立一個持續的回饋循環，每一代都幫助打造下一代產品。
欲了解更多關於 NVIDIA 的資訊，請參閱 DAC 2026。